高速 PCB スタック設計

情報化時代の到来により、PCB ボードの使用はますます広範になり、PCB ボードの開発はますます複雑になっています。電子部品がPCB上にますます高密度に配置されるにつれて、電気的干渉は避けられない問題になっています。多層基板の設計と適用では、信号層と電源層を分離する必要があるため、スタックの設計と配置は特に重要です。優れた設計手法により、多層基板での EMI とクロストークの影響を大幅に減らすことができます。

通常の単層基板と比較して、多層基板の設計は、信号層、配線層を追加し、独立した電源層とグランド層を配置します。多層基板の利点は、主にデジタル信号変換に安定した電圧を提供し、同時に各コンポーネントに均等に電力を供給して、信号間の干渉を効果的に低減することに反映されています。

電源は、銅敷設とグランド層の広い領域で使用され、電源層とグランド層の抵抗を大幅に削減できるため、電源層の電圧が安定し、各信号線の特性が改善されます。これは、インピーダンスとクロストークの低減に非常に役立ちます。ハイエンド回路基板の設計では、スタッキング方式の 60% 以上を使用することが明確に規定されています。多層基板、電気的特性、および電磁放射の抑制はすべて、低層基板に比べて比類のない利点を持っています。コストの面では、一般的に言えば、PCB ボードのコストは層の数と単位面積あたりの密度に関連するため、層が多いほど価格が高くなります。層数を減らすと、配線スペースが減り、配線密度が上がります。、線幅と距離を減らすことで設計要件を満たします。これらは、コストを適切に増加させる可能性があります。スタッキングを減らしてコストを下げることは可能ですが、電気的性能が悪化します。この種の設計は通常逆効果です。

モデル上の PCB マイクロストリップ配線を見ると、グランド層も伝送線路の一部と見なすことができます。グランド銅層は、信号ライン ループ パスとして使用できます。電源プレーンは、AC の場合、デカップリング コンデンサを介してグランド プレーンに接続されます。どちらも同等です。低周波電流ループと高周波電流ループの違いはそれです。低周波数では、リターン電流は最小抵抗の経路をたどります。高周波では、リターン電流は最小のインダクタンスの経路に沿っています。電流が戻り、信号トレースの直下に集中して分布します。

高周波の場合、グランド層に配線を直接敷くと、さらにループが増えても元の経路の下の配線層から電流リターンが信号源に逆流してしまいます。このパスのインピーダンスが最も小さいためです。この種の大きな容量結合を使用して電界を抑制し、最小の容量結合を使用して磁気プラントを抑制して低リアクタンスを維持することを、自己シールドと呼びます。

電流が逆流する場合、信号線からの距離は電流密度に反比例することが式からわかります。これにより、ループ面積とインダクタンスが最小限に抑えられます。同時に、信号線とループの間の距離が近い場合、2 つの電流は大きさが似ており、方向が反対であると結論付けることができます。また、外部空間によって生成される磁場を相殺できるため、外部 EMI も非常に小さくなります。スタック設計では、各信号トレースを非常に近いグランド層に対応させるのが最善です。

グランド層のクロストークの問題で、高周波回路で発生するクロストークは主に誘導結合によるものです。上記の電流ループの式から、近接する 2 つの信号線によって生成されるループ電流はオーバーラップすると結論付けることができます。そのため、磁気干渉が発生します。

式中の K は、信号の立ち上がり時間と干渉信号線の長さに関係します。スタック設定では、信号層とグランド層の間の距離を短くすると、グランド層からの干渉が効果的に減少します。基板配線の電源層とグランド層に銅を敷設する場合、気を付けないと銅の敷設部分に隔壁ができてしまいます。この種の問題の発生は、高密度のビア ホール、またはビア分離領域の不合理な設計が原因である可能性が最も高いです。これにより、立ち上がり時間が遅くなり、ループ領域が増加します。インダクタンスが増加し、クロストークと EMI が発生します。

頑張って店長をペアで配置しよう。これは、バランスの取れていない構造が PCB 基板の変形を引き起こす可能性があるため、プロセスにおけるバランス構造の要件を考慮したものです。信号層ごとに、通常の都市を間隔として持つのが最適です。ハイエンド電源と銅都市の間の距離は、EMI の安定性と削減に役立ちます。高速ボード設計では、信号プレーンを分離するために冗長グランド プレーンを追加できます。